Move

(загрузка значения

в регистр)

Register

MOV Rd, <op2>

1

16-bit immediate

MOVW Rd, #<imm>

1

Immediate into top

MOVT Rd, #<imm>

1

To PC

MOV PC, Rm

1 + P

Add

(сложение)

Add

ADD Rd, Rn, <op2>

1

Add to PC

ADD PC, PC, Rm

1 + P

Add with carry

ADC Rd, Rn, <op2>

1

Form address

ADR Rd, <label>

1

Subtract

(вычитание)

Subtract

SUB Rd, Rn, <op2>

1

Subtract with borrow

SBC Rd, Rn, <op2>

1

Reverse

RSB Rd, Rn, <op2>

1

Multiply

(умножение)

Multiply

MUL Rd, Rn, Rm

1

Multiply accumulate

MLA Rd, Rn, Rm

2

Multiply subtract

MLS Rd, Rn, Rm

2

Long signed

SMULL RdLo, RdHi, Rn, Rm

1

Long unsigned

UMULL RdLo, RdHi, Rn, Rm

1

Long signed accumulate

SMLAL RdLo, RdHi, Rn, Rm

1

Long unsigned accumulate

UMLAL RdLo, RdHi, Rn, Rm

1

Divide

(деление)

Signed

SDIV Rd, Rn, Rm

2 to 12[a]

Unsigned

UDIV Rd, Rn, Rm

2 to 12[a]

Saturate

(ограничение значения

до заданного)

Signed

SSAT Rd, #<imm>, <op2>

1

Unsigned

USAT Rd, #<imm>, <op2>

1

Compare

(сравнение)

Compare

CMP Rn, <op2>

1

Negative

CMN Rn, <op2>

1

Logical

(операции бинарной

логики)

AND

AND Rd, Rn, <op2>

1

Exclusive OR

EOR Rd, Rn, <op2>

1

OR

ORR Rd, Rn, <op2>

1

OR NOT

ORN Rd, Rn, <op2>

1

Bit clear

BIC Rd, Rn, <op2>

1

Move NOT

MVN Rd, <op2>

1

AND test

TST Rn, <op2>

1

Exclusive OR test

TEQ Rn, <op1>

Shift

(сдвиг)

Logical shift left

LSL Rd, Rn, #<imm>

1

Logical shift left

LSL Rd, Rn, Rs

1

Logical shift right

LSR Rd, Rn, #<imm>

1

Logical shift right

LSR Rd, Rn, Rs

1

Arithmetic shift right

ASR Rd, Rn, #<imm>

1

Arithmetic shift right

ASR Rd, Rn, Rs

1

Rotate

(кольцевой сдвиг)

Rotate right

ROR Rd, Rn, #<imm>

1

Rotate right

ROR Rd, Rn, Rs

1

With extension

RRX Rd, Rn

1

Count

(подсчет количества)

Leading zeroes

CLZ Rd, Rn

1

Load

(загрузка из памяти)

Word

LDR Rd, [Rn, <op2>]

2[b]

To PC

LDR PC, [Rn, <op2>]

2[b] + P

Halfword

LDRH Rd, [Rn, <op2>]

2[b]

Byte

LDRB Rd, [Rn, <op2>]

2[b]

Signed halfword

LDRSH Rd, [Rn, <op2>]

2[b]

Signed byte

LDRSB Rd, [Rn, <op2>]

2[b]

User word

LDRT Rd, [Rn, #<imm>]

2[b]

User halfword

LDRHT Rd, [Rn, #<imm>]

2[b]

User byte

LDRBT Rd, [Rn, #<imm>]

2[b]

User signed halfword

LDRSHT Rd, [Rn, #<imm>]

2[b]

User signed byte

LDRSBT Rd, [Rn, #<imm>]

2[b]

PC relative

LDR Rd,[PC, #<imm>]

2[b]

Doubleword

LDRD Rd, Rd, [Rn, #<imm>]

1 + N

Multiple

LDM Rn, {<reglist>}

1 + N

Multiple including PC

LDM Rn, {<reglist>, PC}

1 + N + P

Store

(запись в память)

Word

STR Rd, [Rn, <op2>]

2[b]

Halfword

STRH Rd, [Rn, <op2>]

2[b]

Byte

STRB Rd, [Rn, <op2>]

2[b]

Signed halfword

STRSH Rd, [Rn, <op2>]

2[b]

Signed byte

STRSB Rd, [Rn, <op2>]

2[b]

User word

STRT Rd, [Rn, #<imm>]

2[b]

User halfword

STRHT Rd, [Rn, #<imm>]

2[b]

User byte

STRBT Rd, [Rn, #<imm>]

2[b]

User signed halfword

STRSHT Rd, [Rn, #<imm>]

2[b]

User signed byte

STRSBT Rd, [Rn, #<imm>]

2b

Doubleword

STRD Rd, Rd, [Rn, #<imm>]

1 + N

Multiple

STM Rn, {<reglist>}

1 + N

Push

(укладка значения в стек)

Push

PUSH {<reglist>}

1 + N

Push with link register

PUSH {<reglist>, LR}

1 + N

Pop

(вытаскивание значения

из стека)

Pop

POP {<reglist>}

1 + N

Pop and return

POP {<reglist>, PC}

1 + N + P

Semaphore

(семафор эксклюзивного доступа

для многозадачных

систем)

Load exclusive

LDREX Rd, [Rn, #<imm>]

2

Load exclusive half

LDREXH Rd, [Rn]

2

Load exclusive byte

LDREXB Rd, [Rn]

2

Store exclusive

STREX Rd, Rt, [Rn, #<imm>]

2

Store exclusive half

STREXH Rd, Rt, [Rn]

2

Store exclusive byte

STREXB Rd, Rt, [Rn]

2

Clear exclusive monitor

CLREX

1

Branch

(переход

на заданный адрес,

в других ассемблерах

обычно обозначается

как jump)

Conditional

B<cc> <label>

1 or 1 + P[c]

Unconditional

B <label>

1 + P

With link

BL <label>

1 + P

With exchange

BX Rm

1 + P

With link and exchange

BLX Rm

1 + P

Branch if zero

CBZ Rn, <label>

1 or 1 + P[c]

Branch if non-zero

CBNZ Rn, <label>

1 or 1 + P[c]

Byte table branch

TBB [Rn, Rm]

2 + P

Halfword table branch

TBH [Rn, Rm, LSL#1]

2 + P

State change

(команды изменения

состояния процессора)

Supervisor call

SVC #<imm>

-

If-then-else

IT... <cond>

1[d]

Disable interrupts

CPSID <flags>

1 or 2

Enable interrupts

CPSIE <flags>

1 or 2

Read special register

MRS Rd, <specreg>

1 or 2

Write special register

MSR <specreg>, Rn

1 or 2

Breakpoint

BKPT #<imm>

-

Extend

(расширение числовых

значений до более

широких размеров)

Signed halfword to word

SXTH Rd, <op2>

1

Signed byte to word

SXTB Rd, <op2>

1

Unsigned halfword

UXTH Rd, <op2>

1

Unsigned byte

UXTB Rd, <op2>

1

Bit field

(работа с битовыми

полями)

Extract unsigned

UBFX Rd, Rn, #<imm>, #<imm>

1

Extract signed

SBFX Rd, Rn, #<imm>, #<imm>

1

Clear

BFC Rd, Rn, #<imm>, #<imm>

1

Insert

BFI Rd, Rn, #<imm>, #<imm>

1

Reverse

(получение обратного

порядка байт/бит)

Bytes in word

REV Rd, Rm

1

Bytes in both halfwords

REV16 Rd, Rm

1

Signed bottom halfword

REVSH Rd, Rm

1

Bits in word

RBIT Rd, Rm

1

Hint

(дополнительные

инструкции)

Send event

SEV

1

Wait for event

WFE

1 + W

Wait for interrupt

WFI

1 + W

No operation

NOP

1

Barriers

(синхронизация

через барьеры)

Instruction synchronization

ISB

1 + B

Data memory

DMB

1 + B

Data synchronization

DSB <flags>

1 + B

[a] Операции деления используют раннее завершение, чтобы свести к минимуму количество требуемых циклов, основанных на количестве начальных единиц и нулей во входных операндах.

[b] Рядом расположенные единичные инструкции чтения и записи из памяти могут использовать различные стадии конвейера для размещения адресов и данных. Это позволяет выполнять такие команды за один цикл выполнения.

[c] Условная ветвь выполнения завершается за один цикл, если ветвь не используется.

[d] Инструкция IT может быть объединена с предыдущей 16-разрядной Thumb-командой, что позволяет выполнять ее в нулевых циклах.